低功耗与静态验证精简流程

SNUG 2019 2019 10 页

低功耗与静态验证精简流程

论文信息

项目	内容
作者	New Lai Sim、Teo Pik Lay（Intel Microelectronics Sdn Bhd，马来西亚槟城）
会议	SNUG 2019
页数	10 页

摘要

低功耗验证是 SoC 设计中的重要流程。由于 SoC 芯片的设计日益复杂——为了支持电源门控等省电特性、满足不同设计和 IO 的需求、以及不断增加的设计功能——芯片必须由多种不同的电源供电以实现这些特性，低功耗要求变得越来越严格。然而在 Intel，项目总是与设计套件和环境相关联，启用低功耗验证的过程并不总是顺利的。在新的设计环境中，全芯片级的低功耗验证流程未被启用，因此我们的项目无法启动技术准备工作。当项目规模足够小但需要在多个地点执行时，如果有一个足够简单的软件包可以移植到任何地点使用，我们就可以简化流程的启动。本文展示的正是这一解决方案。我们拥有的方案虽然简单，但在过去的项目中已经给了我们巨大的帮助。

1. 引言

低功耗验证是 SoC 设计流程中不可或缺的组成部分。在多电压域、电源关断和动态电压频率调节等先进低功耗技术广泛应用的今天，确保设计在所有功耗状态下功能正确变得越来越关键。

Intel 的项目环境具有其特殊性：每个项目通常与一个特定的设计套件绑定，而该套件中的低功耗验证流程可能尚未为新设计环境配置好。这导致项目在早期阶段无法启动技术准备工作。此外，当项目团队分布在不同地点时，复杂的环境配置和许可设置进一步加剧了启动延迟。

本文提出的"精简流程"（Lite Flow）正是为解决这些实际问题而设计的。它是一个轻量级、可移植的低功耗和静态验证流程，可以快速部署到任何项目环境中，使团队能够在正式设计套件就绪之前就开始验证工作。

2. 低功耗与静态验证精简流程

2.1 问题陈述

在 Intel 的项目环境中，低功耗验证流程的启用面临以下挑战：

- 设计套件依赖：正式的低功耗验证流程依赖于完整的设计套件配置，而这在新项目中可能尚未就绪。 - 多地协作：项目团队分布在多个地点，每个地点都需要独立的流程配置。 - 许可复杂性：低功耗验证工具需要特定的许可配置，而这些配置可能在不同地点有所不同。 - 启动延迟：上述因素导致项目在早期阶段无法启动验证工作，影响整体进度。

2.2 低功耗与静态验证流程概述

传统的低功耗验证流程使用 Synopsys VC LP 低功耗验证（Verification Compiler Low Power）工具，结合 UPF（Unified Power Format）文件对设计进行静态检查。该流程验证以下内容：

- 电源域定义的正确性 - 隔离单元（isolation cells）的插入 - 电平转换器（level shifters）的放置 - 电源开关（power switches）的控制逻辑 - 状态保持寄存器（retention registers）的电源连接 - 跨电源域信号的正确处理

2.3 我们的解决方案

我们开发的低功耗和静态验证精简流程具有以下特点：

- 自包含：所有必需的文件和脚本被打包在一起，无需外部依赖。 - 可移植：整个流程可以在任何 Linux 环境中运行，只需最少的初始配置。 - 轻量级：只运行必要的检查，避免完整流程中的冗余步骤。

2.3.1 精简流程的前提条件

运行精简流程需要以下输入：

- RTL 设计文件（Verilog/VHDL） - UPF 功耗意图文件 - 标准单元库的 Liberty 文件（.lib） - 设计约束文件（SDC）

2.3.2 精简流程的环境设置

环境设置包括三个部分：运行流程、许可设置和项目设置。

运行流程：核心脚本自动检测所需文件的存在性，验证格式正确性，并配置工具选项。自动化脚本负责将所需文件复制到正确的位置。

许可设置：精简流程使用最小化的许可配置，只需要 VC LP 的基础许可即可运行。不再需要完整的多工具许可栈。

项目设置：通过项目配置文件指定： - 输入库文件路径 - UPF 文件位置 - 网表文件位置 - 黑盒模块列表（如有）

2.3.3 流程序列

精简流程按以下顺序执行：

1. 读取设计：加载 RTL 文件和 UPF 功耗意图，建立设计数据库。 2. 运行低功耗检查：执行 VC LP 的结构化检查，包括电源域连接、隔离策略、电平和状态保持验证。 3. 检查报告：解析 VC LP 生成的报告，识别违规和警告。 4. 保存会话：保存验证会话以便后续参考和增量验证。

3. 结果

在 Intel 的实际项目中应用精简流程后：

- 项目启动时间缩短了数周——团队无需等待正式设计套件的完整配置。 - 多地协作变得更加高效——精简流程可以在数小时内复制到新地点并运行。 - 早期发现了多个 UPF 编写错误，避免了后期实现的返工。 - 流程的简单性使得即使是没有低功耗验证经验的工程师也能快速上手。

4. 总结

本文提出的低功耗和静态验证精简流程是一个实用、轻量级的解决方案，针对 Intel 多地项目中低功耗验证的启动挑战。通过将流程打包为自包含、可移植的形式，团队可以在正式设计套件就绪之前就开始验证工作，从而显著缩短项目启动时间并尽早发现 UPF 相关问题。

核心概念

概念	说明
低功耗验证 Low Power Verification	验证设计在所有功耗状态下功能正确性的过程
UPF 统一功耗格式	IEEE 1801 标准，描述芯片功耗意图的文件格式
VC LP 低功耗验证	Synopsys 的低功耗静态验证工具
电源门控 Power Gating	通过关断未使用模块的电源来降低功耗的技术